完成一次读/写操作的流程（以读操作为例）：1、CPU向控制器发出读指令。于是设备启动，并将其状态寄存器设置为1（忙碌状态）。2、轮询检查控制器的状态（其实就是在不断的执行循环，若状态位一直是1，说明设备还没准备好要输入的数据，于是CPU会不断的轮询）。3、输入设备准备好数据后将数据传给控制器，并报告自身状态。4、控制器将输入的数据放到数据寄存器中，并将状态改为0（已就绪）。5、CPU发现设备已就绪，即可将数据寄存器中的内容读入CPU的寄存器中，再把CPU寄存器中的内容放入内存。
CPU的干预频率：CPU干预的频率很频繁，I/O操作开始之前、完成之后需要CPU介入，并且在等待I/O完成的过程中CPU需要不断的轮询检查。
数据传送的单位：每次读/写一个字。
数据流向：读操作（数据输入）：I/O设备--->CPU--->内存写操作（数据输出）：内存--->CPU--->I/O设备每个字的读写都需要CPU的帮助。
优点：实现简单。在读写指令之后，加上实现循环检查的一系列指令即可。缺点：CPU和I/O设备只能串行工作，CPU需要一直轮询检查，长期处于“忙等”状态，CPU的利用率低。
完成一次读写的流程：引入中断机制。由于I/O设备速度很慢，因此在CPU发出读写命令后，可将等待I/O的进程阻塞，先切换到别的进程执行。当I/O完成后，控制器会向CPU发出一个中断信号，CPU检测到中断信号后，会保存当前进程的运行环境信息，转去执行中断处理程序处理该中断。处理中断的过程中，CPU从I/O控制器读一个字的数据传送到CPU寄存器，再写入主存。接着，CPU恢复等待I/O的进程（其他进程）的运行环境，然后继续执行。
CPU的干预频率：CPU的干预频率降低，每次I/O操作开始之前、完成之后需要CPU介入。等待I/O完成的过程中CPU可以切换到别的进程执行。
数据传送的单位：每次读写一个字。
数据的流向：读操作（数据输入）：I/O设备--->CPU--->内存写操作（数据输出）：内存--->CPU--->I/O设备
优点：与“程序直接控制方式”相比，在“中断驱动方式”中，I/O控制器会通过中断信号主动报告I/O已完成，CPU不再需要不停的轮询。CPU和I/O设备可并行工作，CPU利用率得到明显提升。缺点：每个字在I/O设备与内存之间的传输，都需要经过CPU。而频繁的中断处理会消耗较多的CPU时间。
与“中断驱动方式”相比，DMA（直接存储器存取方式主要用于块设备的I/O控制）有以下的改进：1、数据的传送单位是“块”。不再是一个字一个字的传送。2、数据的流向是从设备直接放入内存，或者从内存直接到设备。不再需要CPU作为“快递小哥”。3、仅在传送一个或多个数据块的开始和结束时，才需要CPU干预。
CPU的干预频率进一步降低，仅在传送一个或多个数据块的开始和结束时，才需要CPU干预。
数据的传送单位由一个字变为了一个块或多个块（每次读写的只能是连续的多个块，且这些块读入内存后在内存中也必须是连续的）。
数据的流向不再经过CPU：读操作（数据输入）：I/O设备--->内存写操作（数据输出）：内存--->I/O设备
优点：数据传输以“块”为单位，CPU介入频率进一步降低。数据的传输不再需要经过CPU再写入内存，数据传输效率进一步增加。CPU和I/O设备的并行性得到提升。缺点：CPU每发出一条I/O指令，只能读写一个或多个连续的数据块。如果要读写多个离散存储的数据块，或者要将数据分别写到不同的内存区域时，CPU要分别发出多条I/O指令，进行多次中断处理才能完成。
通道：一种硬件，可以理解为“弱鸡版的CPU”（与CPU相比，通道可以执行的指令很单一，并且通道程序是放在主机内存中的，也就是和CPU共享内存）。通道可以识别并执行一系列通道指令。
工作流程：1、CPU向通道发出I/O指令。指明通道程序在内存中的位置，并指明要操作的是哪个I/O设备。之后CPU就切换到其他进程执行了。2、通道执行内存中的通道程序（其中指明了要读入/写出多少数据，读写的数据应放在内存的什么位置等信息）。3、通道执行完规定的任务后，向CPU发出中断信号，之后CPU对中断进行处理。
CPU的干预频率极低，通道会根据CPU的指示执行相应的通道程序，只有完成一组数据块的读写后才需要发出中断信号，请求CPU干预。
每次读写可以完成一组数据块。
数据流向：读操作（数据输入）：I/O设备--->内存写操作（数据输出）：内存--->I/O设备
优点：CPU、通道、I/O设备可并行工作，资源利用率很高。缺点：实现复杂，需要专门的通道硬件支持。