多语言展示
当前在线:156今日阅读:84今日分享:32

模拟IC设计:比较器失调仿真、蒙特卡洛仿真

对于模拟IC设计来说,比较器是一个非常常用的模块,经常被应用在模数转换器ADC、高速串行口SerDes中,而比较器的一个非常重要的设计指标就是比较器的失调。对于传统结构的比较器而言失调电压仿真起来还算容易,但对于现在主流的全动态锁存比较器来说,比较器的失调电压的仿真变得有一定困难,本文针对主流的全动态锁存比较器分析其失调的仿真方法
工具/原料
1

电脑

2

cadence spectre

方法/步骤
1

首先启动cadence ic 5141 软件,其他版本如ic615等仿真方法基本相同,创建一个新的schematic,在这个schematic中打开自己准备好的比较器电路,并打开仿真器设计窗口ADE,如下图所示,

2

搭建失调仿真电路,失调仿真电路中需要在schematic中添加几个ahdllib库中的器件,来作为失调仿真的辅助器件,首选在库ahdllib中找到理想比较器在库中的名字叫comparator,选中它后会弹出理想比较器的属性设置窗口edit objective properties,如下图所示

3

在弹出的属性窗口中,有几个设置项,前两个sigout_high和sigout_low分别是理想比较器输出的高低电平值大小,第三个sigin_offset是理想比较器的失调值,第四项comp_slop是比较器的跳变斜率,即从低向高跳变或者从高向低跳变,这里我们根据需要分别将这些值设定如下

4

设定好第一个后,我们还需要在ahdllib中调用第二个器件DFF,如下图所示,并在弹出的DFF的属性设置窗口,如下图所示,DFF的属性窗口中的设置项分别为:1)输出逻辑高低电平vlogic_high  vlogic_low 2)DFF控制时钟信号周期 vtrans_clk 3)DFF输入阈值vtrans4)DFF传输延迟 tdel 、上升时间trise、下降时间 tfall

5

DFF的属性窗口中的设置如下图所示,其中period是电路工作的时钟周期大小,这里我设置为20ns,设置好这个后搭建仿真电路图,如下图所示,

6

仿真电路中的一些关键激励的内部设置如下两图所示,第一个图是整个电路的时钟控制信号源clk设置,第二个图为输入信号vinp内部设置。将这两个设置好之后打开ADE仿真环境进行仿真前设置。

7

仿真前的设置如下图所示,设置好后,还需要根据个人情况选择蒙特卡洛仿真工艺库文件,设置好库后在点击tools中的monte karlo选项,设置如下图所示,注意需要点击process&mismatch选项,全部设置好后点击simulation中的run选项

8

等待一段时间后便可以看到仿真结果啦如下图所示。

推荐信息