多语言展示
当前在线:1387今日阅读:19今日分享:20

cadence16.6 学习062-PCB中如何设置差分约束

cadence软件是一款受电子爱好者欢迎的原理图和PCB设计工具,工程师可以利用该软件进行PCB设计设计。规则设置是布线之前必须要做的工作,本篇经验主要介绍PCB中如何设置差分约束。
工具/原料
1

HUAWEIMatebook D

2

win10企业版

3

cadence16.6

方法/步骤
1

第一步,打开PCB editor设计软件;菜单中选择setup-constraints-electrical;

2

第二步,选择net-differential pair;

3

第三步,右侧窗口中,可以设置差分网络的primary gap,primary width,static phase ;

4

第四步,展开对应的差分网络,对差分对线间距、线宽、静态相位;

5

第五步,打开检查功能,执行analyze-analysis modes,打开electrical mode --all diffrential pair checks 开关。

总结

1-打开PCB editor设计软件;菜单中选择setup-constraints-electrical;2-选择net-differential pair;3-右侧窗口中,可以设置差分网络的primary gap,primary width,static phase ;4-展开对应的差分网络,对差分对线间距、线宽、静态相位;5-打开检查功能,执行analyze-analysis modes,打开electrical mode --all diffrential pair checks 开关。

注意事项

以上是个人操作经验,仅供参考,谢谢!

推荐信息